WEKO3
アイテム
Equivalent Circular Defect Model of Real Defect Outlines in the IC Manufacturing Process
http://hdl.handle.net/10445/6353
http://hdl.handle.net/10445/6353932ccd99-018a-4c6d-8283-01bc59d559d0
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
jiang_1998-1-IEEETSM.pdf (256.2 kB)
|
|
| Item type | 学術雑誌論文 / Journal Article(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 2011-07-21 | |||||
| タイトル | ||||||
| タイトル | Equivalent Circular Defect Model of Real Defect Outlines in the IC Manufacturing Process | |||||
| 言語 | ||||||
| 言語 | eng | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||
| 資源タイプ | journal article | |||||
| 著者 |
Jiang, Xiaohong
× Jiang, Xiaohong× Hao, Yue× Xu, Guohua |
|||||
| 書誌情報 |
IEEE Transactions on Semiconductor Manufacturing, 巻 11, 号 3, p. 432-441, 発行日 1998-01-03 |
|||||
| 査読有無 | ||||||
| 値 | あり/yes | |||||
| 研究業績種別 | ||||||
| 値 | 原著論文/Original Paper | |||||
| 単著共著 | ||||||
| 値 | 共著/joint | |||||
| DOI | ||||||
| 関連タイプ | isIdenticalTo | |||||
| 識別子タイプ | DOI | |||||
| 関連識別子 | https://doi.org/10.1109/66.705378 | |||||
| 権利 | ||||||
| 権利情報 | (c) 1998 IEEE. Personal use of this material is permitted. Permission from IEEE must be obtained for all other users, including reprinting/ republishing this material for advertising or promotional purposes, creating new collective works for resale or redistribution to servers or lists, or reuse of any copyrighted components of this work in other works. | |||||
| 著者版フラグ | ||||||
| 出版タイプ | VoR | |||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||
| 出版者 | ||||||
| 出版者 | IEEE | |||||
