@inproceedings{oai:fun.repo.nii.ac.jp:00001142,
 author = {白勢, 政明 and 木村, 圭吾 and 村山, 広行 and 加藤, 翔 and 小林, 悠太 and 畠山, 遼平},
 book = {情報処理学会研究報告コンピュータセキュリティ研究会},
 issue = {8},
 month = {},
 note = {多くの公開鍵暗号は多ビット整数乗算を必須とするため，乗算器の性能はそれらのためのハードウェアの性能に影響を与える．Wallace tree乗算器は，ビット数を$n$とし配線遅延を無視すると，処理時間は$\log n$に比例する．従って例えば，正しく設計するならば64ビット乗算器と128ビット乗算器との処理時間の差は理論的にはわずかである．本稿は，配線遅延以外の性能が予定通りとなり，ハードウェアの記述が容易な，更にパイプライン化が容易な，任意のビット数のWallace tree乗算器の構成法を提案する．},
 pages = {1--8},
 publisher = {情報処理学会},
 title = {公開鍵暗号ハードウェアのための多ビット乗算器について},
 volume = {2013-CSEC-60},
 year = {2013}
}